• 【成果推介】一种基于FPGA高速收发器的数字脉冲发生器

    浏览次数:    发布日期:2024-09-05 15:58

    成果推介一种基于FPGA高速收发器的数字脉冲发生器

    【应用行业】电子设备

    【技术领域】电子信息技术

    【知识产权】发明专利

    【成果完成单位】华中师范大学

    【成果完成人姓名】陈凯、贺绍相、陈峻贤、梁起铭、汪森

    完成人团队简介团队主要研究方向:1前沿探测器读出电子学系统2高速数据传输与实时信号处理3精密时间与波形测量、时钟分发4机器学习在粒子物理实验中的应用5专用模拟集成电路

    【成果完成时间】2024-01-26

    【专利号】CN2024101112578

    【授权日期】2024-04-12

    【技术成熟度】研发阶段

    【应用背景】数字脉冲发生器可用于产生脉冲宽度及周期可配置的数字脉冲,继而被用来做相关测试的测试激励。该装置的实现方法一般是采用某种数字时间转换器将数值转换成时间宽度,进而控制脉冲的宽度及周期等参数。

    现有技术中常用的数字脉冲发生器通常采用专用的集成电路(ASIC)或现场可编辑门阵列(FPGA)实现。与ASIC的实现方案相比FPGA方案具有更高的灵活性,并且大幅的减少了开发周期。目前的基于FPGA的实现方案结构复杂,调整步长往往在10皮秒以上,且多有死时间的限制,无法适用于当下高精度试验的需求。


    【成果简介】本成果提供了一种基于FPGA高速收发器的数字脉冲发生器,包括编码器、RAM写控制器、RAM读控制器、RAMFPGA高速收发器;所述FPGA高速收发器内配置有并行转串行模块;编码器接收数字脉冲的宽度和周期设定指令,并基于设定指令产生串行比特流;RAM写控制器将串行比特流转换为一个或多个字,更新到RAM中;编码器根据设定指令控制RAM读控制器读取RAM内的字,并将读取的字以并行数据的形式发送至并行转串行模块;FPGA高速收发器通过并行转串行模块将接收到的并行数据转换为串行数据流,并将串行数据流以高速差分信号的形式输出。本成果可以实现数字脉冲皮秒级的高精度可调。

    【成果图片】

    【联系方式】段治国、安红高、刘树楠、吴涛,027678680680276786806702767862769